Принципы построения ОЗУ

Изучение принципов построения оперативных запоминающих устройств

Цель работы: Изучение основных принципов построения оперативных запоминающих

Устройств статического и динамического типов.

Введение:

Одним из ведущих направлений развития современной микроэлектроники элементной

Базы являются большие интегральные микросхемы памяти, которые служат основой для

Построения запоминающих устройств в аппаратуре различного назначения. Наиболее

Широкое применение эти микросхемы нашли в ЭВМ, в которых память представляет

Собой функциональную часть, предназначенную для записи, хранения, выдачи команд

И обрабатываемых данных. Комплекс механических средств, реализующих функцию

Памяти, называют запоминающим устройством. В лабораторной работе представлены

Програмно реализованные модели двух типов оперативных запоминающих устройств –

Статического и динамического.

Описание ЗУ:

Статическое запоминающее устройство.

Программная модель статического оперативного запоминающего устройства

Представляет традиционную структуру ЗУ с призвольной выборкой, состоящую из

Дешифраторов строк и столбцов и матрицы накопительных элементов. При выполнении

Работы имитируются режимы записи и чтения данных для любой ячейки памяти. Помимо

Общей структуры представлена схема отдельной ячейки памяти, представляющей собой

Триггер на КМДП-транзисторах, имеющих каналы разного типа проводимости: VT1, VT2

-каналы n-типа, VT3, VT4 – каналы p-типа. У триггера два парафазных совмещенных

Входа-выхода. Ключевыми транзисторами VT5, VT6 триггер соединен с разрядными

Шинами РШ1, РШ0, по которым подводятся к триггеру при записи и отводятся от него

При считывании информации в парафазной форме представления: РШ1=D,

РШ0=D(инверт.). Ключевые транзисторы затворами соединены с адресной

Шиной(строкой). При возбуждении строки сигналом выборки X=1, снимаемым с выхода

Джешифратора адреса строк, ключевые транзисторы открываются и подключают

Входы-выходы триггера к разрядным шинам. При отсутствии сигнала выборки строки,

Т. е. при X=0, ключевые транзисторы закрыты и триггер изолирован от зарядных шин.

Таким образом реализуют в матрице режим обращения к ЭП для записи или считывания

Информации и режим хранения мнформеции.

Для сохранения информации в триггере необходим источник питания, т. е. триггер

Рассматриваемого типа является энергозависимым. При наличии питания триггер

Способен сохранять свое состояние сколь угодно долго. В одно из двух состояний,

В которых может находиться триггер, его приводят сигналы, поступающие по

Разрядным шинам в режиме записи: при D=1(РШ1=1,РШ0=0) VT1, VT4,-открыты, VT2,

VT3 – закрыты, при D=0(РШ1=0,РШ0=1)транзисторы свои состояния изменяют на

Обратные. В режиме считывания РШ находятся в высокоомном состоянии и принимают

Потенциалы плеч триггера, передавая их затем через устройство ввода-вывода на

Выход микросхемы DO, DO(инверт). При этом хранящаяся в триггере информация не

Разрушается.

Особенность КМДП-триггеров заключается в том, что в режиме хранения они

Потребляют незначительную мощность от источника питания, поскольку в любом

Состоянии триггера в той или другой его половине один транзистор, верхний или

Нижний, закрыт. В режиме обращения, когда переключаются элементы матрицы,

Дешифраторы и другие функциональные узлы микросхемы, уровень ее

Энергопотребления возрастает на два-три порядка.

Вместе со структурой ОЗУ, схемы запоминающей ячейки на экране представлены

Четыре типовые временные диаграммы работы статического запоминающего устройства,

Которые описывают циклы записи (слева) и считывания информации. В режиме записи

На вход памяти вначале подаются сигналы адреса, сигнал записи W/R=1 и

Информационный сигнал D. Затем устанавливают сигнал CS(инверт.)с задержкой во

Времени tус. вм. а относительно сигналов адреса.

Длительность сигнала CS(инверт) определяют параметром tвм. Кроме того, указывают

Длительность паузы tвм(инверт.) в последовательности сигналов CS(инверт.),

Которую следует выдержать для восстановления потенциалов емкостных элементов

Схемы.

Сигналы адреса необходимо сохранить на время tсх. а.вм после снятия сигнала

CS(инверт.). В течении всего цикла записи tц. зп выход микросхемы находится в

Высокоомном (третьем) состоянии.

В цикле считывания порядок подачи сигналов тот же, что при записи, но при

Условии W/R=0. Время появления сигнала на информационном выходе DO определяют

Параметрами tв. вм(время выбора) и tв. а (время выборки адреса), причем

Tв. а=tв. вм+tус. вм. а.

Запоминающая ячейка динамического ОЗУ.

В лабораторной работе изучается типичная ячейка динамического ОЗУ на трех

Транзисторах. В дополнение к этим трем транзисторам, необходимым для компоновки

Основной ячейки, вводится четвертый, используемый при предварительной зарядке

Выходной емкости Cr. Бит информации хранится в виде заряда емкости

Затвор-подложка (Cg). Для опроса ячейки подается импульс на линию

Предварительной зарядки и открывается транзистор T4. При этом выходная емкость

Cr заряжается до уровня Ec и возбуждается линия выборки при считывании. В

Результате открывается транзистор T3, напряжение с которого подается T2. Если в

Ячейке хранится 0 (Cg разряжена), то T2 закрыт и на Cr сохранится заряд. Если же

В ячейке содержится 1 (Cg заряжена), то транзистор T2 открыт и Cr разрядится. На

Выход поступает инвертируемое содержимое адресуемой ячейки.

Операция ЗАПИСЬ выполняется путем подачи соответствующего уровня напряжения на

Линию записи данных с последующей подачей импульса на линию выборки при записи.

При этом транзистор T1 включен и Cg заряжается до потенциала линии записи

Данных.

Существуют различные схемные варианты реализации динамического ОЗУ. Во всех этих

Вариантах используется МОП-технология, поскольку для предотвращения быстрой

Зарядки емкости Cg необходимо высокое полное входное сопротивление. Однако и для

Случая МОПприборов необходима периодическая регенерация ячейки (подзарядка Cg).

Период регенерации зависит от температуры и для современных приборов находится,

Как правило, в интервале 1-3 мс при температуре от 0 до 55С. Регенерация ячейки

Динамического ОЗУ выполняется путем считывания хранимого бита информации,

Передачи его на линию записи данных и последующей записи этого бита в ту же

Ячейку при помощи импульса, подаваемого на линию выборки при записи.

Вывод: Данная лабораторная работа проведена в соответствии с методическим

Указанием, представленным в виде текстового файла в приложении к обучающей

Программе. На данной лабораторной работе я изучил основные запоминающие

Устройства и разобрался с принципом их действия.


Принципы построения ОЗУ